poly-GeOI MOSFET

 

지난 글에서 SOI구조에 대해 정리해보았다. 해당 글에서 SOI구조의 단점을 언급하면서 전자 이동도가 떨어진다고 하였는데 GeOI (또는 GOI)는 그에 대안으로 연구되는 소자중 하나이다. 

간단히 개요를 설명하면 SOI구조에서 실리콘을 저마늄(Ge)로 대체한 것이다. 이유는 Ge의 carrier (전자와 홀 둘다) mobilty(이동도)가 Si보다 높기 때문이다. 아래 표를 보면 Ge의 이동도가 월등히 높은 것을 볼 수 있다.

 

	Si	Ge
전기음성도	1.9	2.01
전자 친화도 [eV]	1.385	1.23
1차 이온화 에너지 [eV]	8	7
전자 이동도 μn [cm^2/V*s]	1400	3900
홀 이동도 μp [cm^2/V*s]	470	1900

 < Si 과 Ge 특성 값 >

 

Ge는 반도체 산업 초기에는 Si보다 반도체 소자에 자주 사용되었으나 Si가 높은 온도에서 반도체 특성을 잘 유지하고 안정적이라는 것이 밝혀지면서 Ge는 반도체 소자보다는 적외선을 잘 투과시키고 적외선 굴절률이 좋은 광학특성을 이용한 광학 분야에 많이 사용되었다. 최근에는 소자 미세화로 인한 SCE등의 대안으로 실리콘보다 높은 이동도를 가진 저마늄(게르마늄)이 연구되고있다. 

 

1. poly-Ge MOSFET

 

그러나 앞서 언급했듯 Ge는 높은 온도에선 반도체 성질을 잃어버리는 단점을 가지고 있다. 따라서 고온(>900℃)의 공정을 견딜 수 없다. 따라서 높은 온도의 공정이 필요한  single-crystal GOI보다 낮은 온도에서 형성이 가능한 poly-Ge thin films을 사용해야 한다. 

 

poly-Ge layer는 acceptor에 의한 defect에 의해 자연스러운 상태에서는 상당히 p-type이다. 최근 short-time annealing등의 기술의 발달로 인해 n-type도 가능은 해졌으나 grain boundary scattering또는 metal contamination때문에 poly-Ge에서 높은 이동도(>200cm^2/Vs)를 얻기는 p-type나 n-type 둘다 힘들다. 이 두가지 문제는  As(비소)를 적당한 양 도핑하여 해결 가능하다.

 

a-Ge(amorphous Germanium:비정질 저마늄)에 Aa(비소)를 적당량 도핑한뒤 낮은 온도의 공정인 SPC , laser annealing , CVD , MIC 등을 사용하여 poly-Ge로 만든뒤 slow annealing (375℃)까지 진행하면 grain size는 최대가 되고 전자 이동도노 최고값을 얻을 수 있다고 한다. grain size가 클수록 grain boundary scattering이 줄어드는 장점이 있다. 

 

< poly Ge on Insulator >

 

<참고논문>

High-electron-mobility (370cm2/Vs) polycrystalline Ge on an insulator formed by As-doped solid-phase crystallization / M. Saito1, K. Moto1, T. Nishida1, T. Suemasu 1 & K.Toko1,2*