전체 글 (10) 썸네일형 리스트형 poly-GeOI MOSFET 지난 글에서 SOI구조에 대해 정리해보았다. 해당 글에서 SOI구조의 단점을 언급하면서 전자 이동도가 떨어진다고 하였는데 GeOI (또는 GOI)는 그에 대안으로 연구되는 소자중 하나이다. 간단히 개요를 설명하면 SOI구조에서 실리콘을 저마늄(Ge)로 대체한 것이다. 이유는 Ge의 carrier (전자와 홀 둘다) mobilty(이동도)가 Si보다 높기 때문이다. 아래 표를 보면 Ge의 이동도가 월등히 높은 것을 볼 수 있다. Si Ge 전기음성도 1.9 2.01 전자 친화도 [eV] 1.385 1.23 1차 이온화 에너지 [eV] 8 7 전자 이동도 μn [cm^2/V*s] 1400 3900 홀 이동도 μp [cm^2/V*s] 470 1900 Ge는 반도체 산업 초기에는 .. SOI(Silicon-on-Insulator) 1. 미세화에 따른 누설 전류 증가 반도체 칩 생산 시 그 크기를 줄이는 것은 수율과 성능에 있어서 중요하다. 한 장의 웨이퍼에서 생산되는 칩의 수가 많을 수록 가격경쟁력이 올라간다. 칩 수를 늘리는 방법으로는 칩의 면적을 줄이거나 공정 개선 등을 통해 수율을 높이는 법이 있는데 그 중 칩의 면적을 줄이는 가장 기본적인 방법은 회로의 선폭을 줄이는 것이다. 선 폭은 꾸준히 줄어들어 최근에는 3나노 공정까지 건드릴 수 있게 되었는데 회로가 미세화되면서 제품의 성능이 향상되고 전력소모도 줄어드는 장점이 있지만 물리적으로 너무 작아지는 선 폭 때문에 누설전류가 증가하고 소자 특성 제어과 공정이 어려워지는 등 단점이 발생한다. 그중에서 SCE(Short channel effect )로 인한 누설전류 문제를 극복.. 이전 1 2 다음
